WIL5025-6SG88A

WIL5025-6SG88A 器件特性

• 更大的逻辑密度，提高系统集成度

• 24k–44k LUT

• 62–203个用户可编程I/O

• 嵌入式SERDES

• 270 Mb/s、最高3.2 Gb/s SERDES接口（WIL50xx 汽车级器件）

• 支持eDP接口: 1.62 Gb/s（RDR），2.7 Gb/s（HDR）

• 每个器件最多支持四个通道：PCI Express、以太网（1GbE、SGMII、XAUI）和CPRI

• JZ-FPGA-DS-00001-1.3 9
  

• sysDSP™

• 完全可级联的Slice架构

• 12‐160个Slice，可实现高性能乘积和累加运算

• 强大的54位ALU操作

• 时分多路复用MAC共享

• 舍入和截断

• 每个Slice支持：

• 半个36 × 36、两个18 × 18或四个9 × 9乘法器

• 先进的18 × 36 MAC和18 × 18乘法累加（MMAC）操作

• 灵活的存储器资源

• 最高1.944 Mb sysMEM™嵌入式RAM块

• 194Kb至351Kb位分布式RAM

• 系统时钟（sysCLOCK）模拟PLL和DLL

• WIL5025‐6SG88A有两个PLL；WIL5045M‐6BG381A器件有四个DLL和 四个PLL

• 预先设计的源同步I/O

• I/O单元中的DDR寄存器

• 专用读/写调平功能

• 专用的传动逻辑（gearing logic）

• 支持源同步标准

• ADC/DAC、7:1 LVDS、XGMII

• 高速ADC/DAC器件

• 专用DDR2/DDR3和LPDDR2/LPDDR3存储器支持，具有DQS逻辑，数据速率达800 Mb/s

• 可编程sysI/O™缓冲器支持各类接口

• 片内端接

• LVTTL和LVCMOS 33/25/18/15/12

• SSTL 18/15 I, II

• HSUL12

• LVDS、Bus‐LVDS、LVPECL、RSDS、MLVDS

• subLVDS和SLVS、MIPI D‐PHY接收器接口

• 灵活的器件配置

• 用于配置I/O的共享组（bank）

• SPI引导闪存接口

• 支持双引导镜像

• 从动SPI

• TransFR™ I/O简化现场更新

• 支持应对单粒子翻转

• 软错误检测 – 嵌入式硬宏

• 软错误纠正 – 无需停止用户操作

• 软错误插入 – 模拟SEU事件，调试系统的错误处理能力

• 系统级支持

• 遵循IEEE 1149.1和IEEE 1532标准

• Reveal Logic Analyzer

• 用于初始化和一般用途的片上振荡器

• 1.1 V 核电压

器件介绍

WIL50xx系列FPGA器件经过优化，能够以低成本FPGA架构，提供各种高性能特性，例如增强型DSP架 构、高速SERDES（串行器/解串器）和高速源同步接口。这得益于器件架构的发展和40 nm制程技术的使用，使其非常适用于大批量、高速和低成本应用。

产品详细信息参考：

https://www.latticesemi.com/view_document?document_id=50461

点击下载DataSheet